5.2.2 CPLD/FPGA的基本结构